

⑫ 公開特許公報(A) 昭64-10299

⑬ Int. Cl.

識別記号

庁内整理番号

⑭ 公開 昭和64年(1989)1月13日

G 09 G 3/36
G 02 F 1/133

3 3 7

8621-5C
8708-2H

審査請求 未請求 発明の数 1 (全12頁)

⑮ 発明の名称 液晶制御回路

⑯ 特 願 昭62-166386

⑰ 出 願 昭62(1987)7月3日

⑱ 発 明 者 大 西 啓 太 神奈川県相模原市宮下1丁目1番57号 三菱電機株式会社
相模製作所内
⑱ 発 明 者 渡 部 一 浩 神奈川県相模原市宮下1丁目1番57号 三菱電機株式会社
相模製作所内
⑱ 発 明 者 今 村 宗 立 神奈川県相模原市宮下1丁目1番57号 三菱電機株式会社
相模製作所内
⑱ 発 明 者 斉 藤 敬 公 神奈川県相模原市宮下1丁目1番57号 三菱電機株式会社
相模製作所内
⑲ 出 願 人 三菱電機株式会社 東京都千代田区丸の内2丁目2番3号
⑳ 代 理 人 弁理士 大岩 増雄 外2名
最終頁に続く

明 細 書

1. 発明の名称

液晶制御回路

2. 特許請求の範囲

階調表示が可能である液晶表示装置において、階調変換直前の液晶の遊過率に相当したデータを記憶するフレームメモリと、このフレームメモリのデータと、前段から送ってきた階調データを組み合わせることでデータの変換を行なう階調回路を備えた液晶制御回路。

3. 発明の詳細な説明

(産業上の利用分野)

この発明は、液晶制御回路、特に、液晶パネルに所定な電圧を印加し、階調制御を行なう液晶制御回路に関するものである。

(従来の技術)

従来、この種の装置として第7図に示すものが知られている。第7図は従来の液晶制御装置を示すブロック図であり、図中、1はドライバIC、2はこのドライバIC1を制御するドライバ制御

回路である。

つぎに動作について説明する。複数ビットの階調データを、ドライバIC1に入力する。ドライバ制御回路2では、前記階調データの伝送クロックと、この伝送クロックにより、前記階調データを1フレーム分伝送したのち、データをラッチするためのラッチパルス、前記ラッチパルスによりラッチしたデータを合成することにより、階調信号を生成する階調基本パルス、前記階調信号を液晶駆動電圧にレベルシフトするための電圧制御信号、前記液晶駆動信号を交差化するための交差化信号を発生する。従来装置は、前記階調データと前記階調信号により、所定の液晶駆動電圧を生成し、LCDセグメントの液晶に印加して階調制御を行なうように構成されていた。

(発明が解決しようとする問題点)

しかしながら、従来の液晶制御回路にあっては、以上のように構成してあるので液晶に印加する電圧は階調データに追従して変化するが、液晶の応答は遅延時(印加電圧が低いとき)は、印

加電圧に十分追従することができなかった。このため、低階調の映像が表示面而上を移動する場合、暗くになったり、また、カラー表示する場合、低階調と高階調での応答時間の違いにより、動画の色移りなどに色のズレが生じてしまうなどの問題点があった。

この発明は、以上のような問題点を解消するためになされたもので、液晶に印加される電圧の高低や、そのときの液晶の状態にかかわらず、液晶の応答時間をほぼ一定にすることができる液晶制御装置を得ることを目的としている。

(問題点を解決するための手段)

このため、この発明に係る液晶制御装置においては、1フレーム分のデータを記憶できるフレームメモリと、データの変換を行なう補正回路を備えることにより、前記の目的を達成しようとするものである。

(作用)

以上のような構成により、この発明による液晶制御回路は、フレームメモリに記憶してある前フ

レームのデータと新しいデータとを比較し、液晶に印加する電圧を適正にするようなデータに変換してドライバICに出力するとともに、1フレーム後の液晶の追従率を予測し、フレームメモリに書き込む。

(発明の実施例)

以下に、この発明の一実施例を例に基づいて説明する。第1図はこの発明の一実施例に係る液晶制御回路を示す構成図であり、図において、1は液晶ドライバであるドライバIC、2はこのドライバIC1のドライバ制御回路、3は補正回路で、この補正回路3を前記ドライバIC1と接続しており、3cはこの補正回路3の出力側で、この出力側3cから、補正回路3により補正したデータを前記ドライバIC1に出力するようになっている。4はフレームメモリで、このフレームメモリ4に、後述の階調変化直前の液晶の追従率に相当するデータを記憶するようになっている。3aは前記補正回路3に前記階調データを入力する入力側、3bは前記補正回路3に前記フ

レームメモリ4の出力を入力する入力側、3dは前記補正回路3の出力をフレームメモリ4に出力する出力側である。前記フレームメモリ4に記憶したデータと、前段から送ってきた階調データを組み合わせることににより、前記補正回路3においてデータの変換を行なうようになっている。

つぎに、動作について説明する。ここに、ある階調データをDとし、このデータに対応する液晶印加電圧をV_xとし、また、このV_xの電圧を印加して十分安定したときの階調である液晶の状態をK_xとする。

第1図において、階調が一定K1である場合、その階調データをD1とすると補正回路3の入力側3a、3bにはD1の階調データを入力し、補正回路3の出力側3c、3dからはD1の階調データを出力する。

いま、第2図aに示すように、階調データがD1からD2に変化した場合(D1 < D2)、補正を行なわなければ、液晶には第3図bに示すような電圧V2を印加する。しかし、液晶は、電圧

の変化に追従することができず、第2図cに示すような動作をして、K1からK2になるまでに数フレーム分の時間を要する。

ここで、印加電圧をV1からV3(V3 > V2)に変化したとき、1フレーム後に液晶がK2の状態になるような電圧V3(十分時間が経過すればK3の状態になる)を、第2図のdのように、1フレームだけを印加し、そのうち、印加電圧にV2にすれば、液晶は第2図のeに示すような動作をして、1フレームで所定の階調K2に追従することができる。

以上の動作は、第1図補正回路3の入出力側(3a~3d)のデータの変化で示すと、第3図に示すようになる。はじめ、補正回路3の入力側3a、3bにはD1の階調データを入力し、補正回路3の出力側3c、3dからはD1の階調データを出力している。時刻T1で階調データをD1からD2に変化すると、補正回路3の入力側3aにを入力する階調データはD2に変化するが、補正回路3の入力側3bにを入力する階調データ

は、フレームメモリ4に1フレーム前に書き込んだデータ（現在の液晶の状態を示すデータ）D1を読み出して入力する。補正回路3の出力側3dからは1フレーム後の液晶の状態K2を予測して、K2に対応した階調データD2を出力して前記フレームメモリ4に書き込む。補正回路3の出力側3cからは、1フレーム後の時刻T2に所定の液晶の状態K2になるような電圧V3に対応した階調データD3を出力し、前記ドライバIC1に入力する。1フレーム後の時刻T2では補正回路3の入力側3bに入力する階調データもD2になり（すなわち、液晶はK2の状態であるということを変える）、補正回路3の出力側3cからの出力もD2の階調データとなる。

つぎに、第4図aに示すように、階調データがD4からD5に変化した場合、（ $D4 > D5$ ）について説明する。

このときの印加電圧の変化は第4図bに示すようになるが、液晶は、第4図cに示すように、K5の状態になるまでに1フレーム分の時間を要

する。たとえば、第4図cに示すように、K4からK5の状態になるまでに3フレーム分の時間がかかるとすると、1フレーム後にはK8、2フレーム後にはK7の状態になり、3フレーム後でK5の安定した状態になる。（ $D4 > D5 > D7 > D5$ ）

以上の動作は第1図の補正回路3の入出力側（3a～3d）のデータの変化で示すと第5図に示すようになる。はじめ、補正回路3の入力側3a、3bにはD4の階調データを入力し、補正回路3の出力側3c、3dからはD4の階調データを出力している。時刻T3で階調データがD4からD5に変化すると、補正回路3の入力側3aのデータは、D5の階調データに変化するが、補正回路3の入力側3bに入力するデータはフレームメモリ4に1フレーム前に書き込んだデータ（現在の液晶の状態を示すデータ）D4を読み出して入力する。補正回路の出力側3dからは1フレーム後の時刻T4での液晶の状態K6を予測して、K6に対応したデータD6を出力し

て、フレームメモリ4に書き込む。時刻T4になると、補正回路3の入力側3bのデータは時刻T3のときに予測し、フレームメモリ4に書き込んだデータD6を読み出す。補正回路3では、補正回路の入力側3aのデータD5と補正回路3の入力側3bのデータD6から時刻T5での液晶の状態K7を予測して、K7に対応したデータD7を補正回路3の出力側3dより出力し、フレームメモリ4に書き込む。同様の繰り返しにより、最終的に補正回路3の主入出力側3a～3dのすべてのデータがT6でD5になる。このとき、液晶もK5の安定した状態になっている。以上のように、 $D4 > D5$ の場合は、第5図のように、見かけ上は、補正回路3の入力側3aに入ってきたデータを補正回路3の出力側3cより出力するだけであり、補正を行っていないが、フレームメモリ4には、現在の液晶の状態に対応したデータ、すなわち、前フレームで送られてきた階調データに対応した電圧を液晶に印加することにより、1フレーム後の現在に液晶が何階調に

相当する過渡率を示しているかを予測して決めたデータを常に書き込んでいる。ここで、もし、予測を行わずに、ただ送ってきた前フレームの階調データをそのまま、フレームメモリ4に書き込むと、第6図aに示すように、 $D2 \rightarrow D1 \rightarrow D2$ （ $D2 > D1$ ）の変化で、D1の階調データを出力する区間が、液晶の立ち下がり応答時間より短かい場合、前記のように、第6図bに示すような印加電圧V3を印加すると、第6図cに示すように補正が過剰になってしまう。これは、T7からT8までの時間が短かいため、液晶がK1の状態に達することができずにK6の状態であるのに、K1の状態に対応したデータD1をフレームメモリ4に書き込んだためである。したがって、時刻T8での液晶の状態K8を予測し、フレームメモリ4に書き込むことにより、補正回路は、図示されないK8の状態に対応するデータD8からK2の状態に対応するD2への階調変化に対応した補正データを出力し、液晶印加電圧は第6図dに示すV9のようになり、液晶は第6図

6に示すように校正過剰の状態にはならない。

この発明の実施例によれば、階調変化直前の液晶の過渡率に相当した階調データを記憶するフレームメモリ4とこのフレームメモリ4に記憶した階調データと、前段から送ってきた階調データを出み合わせることで、データの交換を行なう補正回路3を働かせることにより、液晶に印加する電圧の高低や、そのときの液晶の状態にかかわらず、液晶の応答時間をほぼ一定にすることができる液晶制御装置を提供しうる。

(他の実施例)

この発明の実施例では、補正回路3の入出力側3a、3b、3c、3dにおける入出力データをすべて階調データと等しいビット数としたが、分解能を上げるために補正回路3の入力側3b、出力側3dの階調データのビット数を補正回路3の入力側3aより大きくしてもよい。この場合、たとえば、補正回路3の入力側3b、出力側3dを6ビット、補正回路3の入力側3aを4ビットとすると、液晶の制御を16階調で行な

えるが、補正回路3とフレームメモリ4の間は64階調の分解能でデータの受け渡しを行なうことができる。すなわち、1/4階調間隔で補正量を予測することが可能になる。

(発明の効果)

以上に、説明してきたように、この発明によれば、階調データと、階調変化直前の液晶の状態を予測したデータとの組み合わせで補正を行なうので、補正が過剰になることなく、すべての階調に対応した過渡率になるまでの時間を、ほぼ一定にすることができるという効果を生ずる。

4. 図面の簡単な説明

第1図はこの発明の実施例に係る液晶制御回路を示す構成図、第2図～第6図は、階調データ、印加電圧と液晶の状態の関係を示すタイムチャート、第7図は従来例の構成図である。

図中、


- 1は液晶ドライバ、2はドライバ用制御回路、
- 3は補正回路、4はフレームメモリ、3a、
- 3bは補正回路のデータ入力側、3c、3dは

補正回路のデータ出力側である。


なお、各図中、同一符号は同一部分または相当部分を表わす。

代理人 大 岩 増 雄


第 1 図




第 2 図




第 3 図




第 4 図




第 5 図



第 6 図



第 7 図



第 1 頁の続き

⑦発 明 者 太 田

誠

神奈川県相模原市宮下 1 丁目 1 番 57 号 三菱電機株式会社
相模製作所内

手続補正(自発)

昭和 年 月 日

63 3 -1

特許庁長官殿

1. 事件の表示 特願昭 62-166386号

2. 発明の名称 液晶制御回路

3. 補正をする者

事件との関係 特許出願人
住 所 東京都千代田区丸の内二丁目2番3号
名 称 (601)三菱電機株式会社
代表者 志 岐 守 哉

4. 代 理 人

住 所 東京都千代田区丸の内二丁目2番3号
三菱電機株式会社内
氏 名 (7375)弁理士 大 岩 増 雄
(連絡先03(213)3421特許部)



明 細 書

1. 発明の名称

液晶制御回路

2. 特許請求の範囲

階調表示が可能である液晶表示装置において、階調変化直前の液晶の透過率に相当したデータを記憶するフィールドメモリと、このフィールドメモリのデータと、前段から送ってきた階調データを組み合わせることでデータの変換を行なう補正回路を備えた液晶制御回路。

3. 発明の詳細な説明

(産業上の利用分野)

この発明は、液晶制御回路、特に、液晶パネルに適正な電圧を印加し、階調制御を行なう液晶制御回路に関するものである。

(従来の技術)

従来、この種の装置として第7図に示すものが知られている。第7図は従来の液晶制御装置を示すブロック図であり、図中、1はドライバIC、2はこのドライバIC1を制御するドライバ制御

5. 補正の対価

(1) 願書の発明者の氏名

(2) 明細書の全文

(3) 図面の全図

6. 補正の内容

別紙のとおり

7. 添付書類の目録

(1) 補正後の願書 1通

(2) 補正後の明細書 1通

(3) 補正後の図面 1通

以上

回路である。

つぎに動作について説明する。粗微ビットの階調データを、ドライバIC1に入力する。ドライバ制御回路2では、前記階調データの伝送クロックと、この伝送クロックにより、前記階調データを1フィールド分伝送したのち、データをラッチするためのラッチパルス、前記ラッチパルスによりラッチしたデータを合成することにより、階調信号を生成する階調基本パルス、前記階調信号を液晶駆動電圧にレベルシフトするための電圧制御信号、前記液晶駆動信号を交流化するための交流化信号を発生する。従来装置は、前記階調データと前記階調信号により、適当な液晶駆動電圧を生成し、LCDセグメントの液晶に印加して階調制御を行なうように構成されていた。

(発明が解決しようとする問題点)

しかしながら、従来の液晶制御回路にあっては、以上のように構成してあるので液晶に印加する電圧は階調データに追従して変化するが、液晶の応答は低階調時(印加電圧が低いとき)は、印

加電圧に十分追従することができなかった。このため、低階調の映像が表示画面上を移動する場合、暗くなったり、また、カラー表示する場合は、低階調と高階調での応答時間の違いにより、効画の輪郭部分に色のズレが生じてしまうなどの問題点があった。

この発明は、以上のような問題点を解消するためになされたもので、液晶に印加される電圧の高低や、そのときの液晶の状態にかかわらず、液晶の応答時間をほぼ一定にすることができる液晶制御装置を得ることを目的としている。

(問題点を解決するための手段)

このため、この発明に係る液晶制御装置においては、1フィールド分のデータを記憶できるフィールドメモリと、データの変換を行なう補正回路を備えることにより、前記の目的を達成しようとするものである。

(作用)

以上のような構成により、この発明による液晶制御回路は、フィールドメモリに記憶してある前

フィールドのデータと新しいデータとを比較し、液晶に印加する電圧を適正にするようなデータに変換してドライバICに出力するとともに、1フィールド後の液晶の過渡率を予測し、フィールドメモリに書き込む。

(実施例)

以下に、この発明の一実施例を図に基づいて説明する。第1図はこの発明の一実施例に係る液晶制御回路を示す構成図であり、図において、1は液晶ドライバであるドライバIC、2はこのドライバIC1のドライバ制御回路、3は補正回路で、この補正回路3を前記ドライバIC1と接続してあり、3cはこの補正回路3の出力側で、この出力側3cから、補正回路3により補正したデータを前記ドライバIC1に出力するようにになっている。4はフィールドメモリで、このフィールドメモリ4に、後述の階調変化直前の液晶の過渡率に相当するデータを記憶するようにになっている。3aは前記補正回路3に前記階調データを入力する入力側、3bは前記補正回路

3に前記フィールドメモリ4の出力を入力する入力側、3dは前記補正回路3の出力をフィールドメモリ4に入力する出力側である。前記フィールドメモリ4に記憶したデータと、前段から送ってきた階調データを組み合わせるにより、前記補正回路3においてデータの変換を行なうようにしている。

つぎに、動作について説明する。ここに、ある階調データを D_x とし、このデータに対応する液晶印加電圧を V_x とし、また、この V_x の電圧を印加して十分安定したときの階調である液晶の状態を K_x とする。

第1図において、階調が一定 $K1$ である場合、その階調データを $D1$ とすると補正回路3の入力側3a、3bには $D1$ の階調データを入力し、補正回路3の出力側3c、3dからは $D1$ の階調データを出力する。

いま、第2図aに示すように、階調データが $D1$ から $D2$ に変化した場合($D1 < D2$)、補正を行なわなければ、液晶には第3図bに示すよ

うな電圧 $V2$ を印加する。しかし、液晶は、電圧の変化に追従することができず、第2図cに示すような動作をして、 $K1$ から $K2$ になるまでに数フィールド分の時間を要する。

ここで、印加電圧を $V1$ から $V3$ ($V3 > V2$)に変化したとき、1フィールド後に液晶が $K2$ の状態になるような電圧 $V3$ (十分時間が経過すれば $K3$ の状態になる)を、第2図のdのように、1フィールドだけを印加し、そのうち、印加電圧に $V2$ にすれば、液晶は第2図のeに示すような動作をして、1フィールドで所定の階調 $K2$ に達することができる。

以上の動作は、第1図補正回路3の入出力側(3a~3d)のデータの変化で示すと、第3図に示すようになる。はじめ、補正回路3の入力側3a、3bには $D1$ の階調データを入力し、補正回路3の出力側3c、3dからは $D1$ の階調データを出力している。時刻 $T1$ で階調データを $D1$ から $D2$ に変化すると、補正回路3の入力側3aに入力する階調データは $D2$ に変化するが、

補正回路3の入力側3bに入力する階調データは、フィールドメモリ4に1フィールド前に書き込んだデータ（現在の液晶の状態を示すデータ）D1を読み出して入力する。補正回路3の出力側3dからは1フィールド後の液晶の状態K2を予測して、K2に対応した階調データD2を出力して前記フィールドメモリ4に書き込む。補正回路3の出力側3cからは、1フィールド後の時刻T2に所定の液晶の状態K2になるような電圧V3に対応した階調データD3を出力し、前記ドライバIC1に入力する。1フィールド後の時刻T2では補正回路3の入力側3bに入力する階調データもD2になり（すなわち、液晶はK2の状態であるということを表す）、補正回路3の出力側3cからの出力もD2の階調データとなる。

つぎに、第4図aに示すように、階調データがD4からD5に変化した場合（ $D4 > D5$ ）について説明する。

このときの印加電圧の変化は第4図bに示すよ

うになるが、液晶は、第4図cに示すように、K5の状態になるまでに数フィールド分の時間を要する。たとえば、第4図cに示すように、K4からK5の状態になるまでに3フィールド分の時間がかかるとすると、1フィールド後にはK6、2フィールド後にはK7の状態になり、3フィールド後でK5の安定した状態となる。（ $D4 > D5 > D7 > D5$ ）

3dからは1フィールド後の時刻T4での液晶の状態K6を予測して、K6に対応したデータD6を出力して、フィールドメモリ4に書き込む。時刻T4になると、補正回路3の入力側3bのデータは時刻T3のときに予測し、フィールドメモリ4に書き込んだデータD6を読み出す。補正回路3では、補正回路の入力側3aのデータD5と補正回路3の入力側3bのデータD6から時刻T5での液晶の状態K7を予測して、K7に対応したデータD7を補正回路3の出力側3dより出力し、フィールドメモリ4に書き込む。同様の繰り返すにより、最終的に補正回路3の主入出力側3a～3dのすべてのデータがT6でD5になる。このとき、液晶もK5の安定した状態になっている。以上のように、 $D4 > D5$ の場合は、第5図のように、見かけ上は、補正回路3の入力側3aに入ってきたデータを補正回路3の出力側3cより出力するだけであり、補正を行っていないが、フィールドメモリ4には、現在の液晶の状態に対応したデータ、すなわち、前

うになるが、液晶は、第4図cに示すように、K5の状態になるまでに数フィールド分の時間を要する。たとえば、第4図cに示すように、K4からK5の状態になるまでに3フィールド分の時間がかかるとすると、1フィールド後にはK6、2フィールド後にはK7の状態になり、3フィールド後でK5の安定した状態となる。（ $D4 > D5 > D7 > D5$ ）

以上の動作は第1図の補正回路3の入出力側（3a～3d）のデータの変化で示すと第5図に示すようになる。はじめ、補正回路3の入力側3a、3bにはD4の階調データを入力し、補正回路3の出力側3c、3dからはD4の階調データを出力している。時刻T3で階調データがD4からD5に変化すると、補正回路3の入力側3aのデータは、D5の階調データに変化するが、補正回路3の入力側3bに入力するデータはフィールドメモリ4に1フィールド前に書き込んだデータ（現在の液晶の状態を示すデータ）D4を読み出して入力する。補正回路の出力側

フィールドで送られてきた階調データに対応した電圧を液晶に印加することにより、1フィールド後の現在に液晶が何階調に相当する過渡電圧を示しているかを予測して決めたデータを常に書き込んでいる。ここで、もし、予測を行わずに、ただ送ってきた前フィールドの階調データをそのまま、フィールドメモリ4に書き込むと、第6図aに示すように、 $D2 \rightarrow D1 \rightarrow D2$ （ $D2 > D1$ ）の変化で、D1の階調データを出力する区間が、液晶の立ち上がり応答時間より短い場合、前記のように、第6図bに示すような印加電圧V3を印加すると、第6図cに示すように補正が過剰になってしまう。これは、T7からT8までの時間が短かいため、液晶がK1の状態に達することができずにK8の状態であるのに、K1の状態に対応したデータD1をフィールドメモリ4に書き込んだためである。したがって、時刻T8での液晶の状態K8を予測し、フィールドメモリ4に書き込むことにより、補正回路は、図示されないK8の状態に対応するデータD8からK2の状態に対

応する D 2 への階調変化に対応した補正データを出力し、液晶印加電圧は第 6 図 d に示す V 9 のようになり、液晶は第 6 図 e に示すように補正過剰の状態にはならない。

この発明の一実施例によれば、階調変化直前の液晶の追過率に相当した階調データを記憶するフィールドメモリ 4 とこのフィールドメモリ 4 に記憶した階調データと、前段から送ってきた階調データを組み合わせること、データの交換を行なう補正回路 3 を備えたことにより、液晶に印加する電圧の高低や、そのときの液晶の状態にかかわらず、液晶の応答時間をほぼ一定にすることができる液晶制御装置を提供しうる。

(他の実施例)

この発明の一実施例では、補正回路 3 の出力側 3 a、3 b、3 c、3 d における出力データをすべて階調データと等しいビット数としたが、分解能を上げるために補正回路 3 の入力側 3 b、出力側 3 d の階調データのビット数を補正回路 3 の入力側 3 a より大きくしてもよい。この場

合、たとえば、補正回路 3 の入力側 3 b、出力側 3 d を 6 ビット、補正回路 3 の入力側 3 a を 4 ビットとすると、液晶の制御を 16 階調で行なえるが、補正回路 3 とフィールドメモリ 4 の間は 64 階調の分解能でデータの受け渡しを行なうことができる。すなわち、1/4 階調間隔で補正値を予測することが可能になる。

(発明の効果)

以上に、説明してきたように、この発明によれば、階調データと、階調変化直前の液晶の状態を予測したデータとの組み合わせで補正を行なうので、補正が過剰になることなく、すべての階調に対応した追過率になるまでの時間を、ほぼ一定にすることができるという効果を有する。

4. 図面の簡単な説明

第 1 図はこの発明の一実施例に係る液晶制御回路を示す構成図、第 2 図～第 6 図は、階調データ、印加電圧と液晶の状態の関係を示すタイムチャート、第 7 図は従来例の構成図である。


図中、1 は液晶ドライバ、2 はドライバ制御部

回路、3 は補正回路、4 はフィールドメモリ、3 a、3 b は補正回路のデータ入力側、3 c、3 d は補正回路のデータ出力側である。


なお、各図中、同一符号は同一部分または相当部分を表す。

代理人 大 岩 増 雄


第 1 図




第 2 図




第 3 図




第 4 図



第 5 図



第 6 図



第 7 図

